⑩日本国特許庁(JP)

①特許出願公惠

四公装特許公報(A)

昭63 - 503261

國公装 昭和63年(1988)11月24日

Mint_Cl.4

. . . • 4 T.

識別記号

庁内整理番号

審 査 請 求 未請求

部門(区分) 7(2).

H 01 L 23/12

L-7738-5F R-7735-5F

予備審査請求 未請求

(全 8 頁)

の発明の名称

超高密度パツド配列チップキャリア

②特 頤 昭62-501115 頤 昭61(1986)12月22日 6693

6 翻訳文提出日 昭62(1987)9月2日 ⑩国際出願 PCT/US86/02814

砂国際公開番号 WO87/04316 @国際公開日 昭62(1987)7月16日

侵先権主張

❷1986年1月3日9米国(US)9816164

個発 明 者 フリーマン, ブルース ジョセ アメリカ合衆国フロリダ州33068, エヌ・ローダーディル, エス・

ダブリユー・フオーティーンス・コート,7405番

ドリンスキー, デール 砂発 明 者

アメリカ合衆国フロリダ州33065, コーラル・スプリングス, エ

ヌ・ダブリユー・セブンテイーン・マナー, 8740番

包出 阋 人 モトローラ・インコーポレーテ ッド

アメリカ合衆国イリノイ州60196, シヤンパーグ, イースト・アル

ゴンクイン・ロード。1303番

②代 理 人

弁理士 玉蟲 久五郎

DE(広域特許), FR(広域特許), GB(広域特許), IT(広域特許), JP, KR, NL(広域特許), SE(広域 创指 定国

特許)

最終頁に続く

財文の範囲

1. 半導体チップを取付け、保護カパーに適合する改 良されたテップリアリア装置であつて、

カバーが取付けられ、レーザ・ドリルにより形成 される導電性食通孔列を有し、その各々が両主製面 上の海体により取囲せれ、はんだブラグによりブラ グされ、上表面上に外方に延びている複数の導電性 タンナを経て、その上表面の周辺近傍のパッド列に 意気的に接続するようにした基部を形成する予備銃 成セラミツク基板手段、

前記予保施成セラミック基根上及びパッド列内で それに取付けられる関体シートとして配置され、前 記貫通孔列及び前配外部は位置するランナチの一部 をカパーし、半導体チップに取付けられる上表面を 有する柔軟性防電体層手段、

半導体チップを恒気的に絶縁的に取付け、前配復 数の導電性ランナに対し、また、各貫通孔に対し密 封封止を与えると同時に前記予偏焼成セラミツク器 板手段の底表面上のパッド配列インタフェースを形 成する前記はんだによりプラグした真通孔に対し、 下方領域の使用を可能にし、それにより、チップキ ・ ヤリア要置が著しく大きなペッド配列密度を示す条 **欢性膀尾体眉、**

を具える超高密度パッド配列チップ・キャリア装置。

- 2 前記予備焼成セラミック基板は、アルミナのよう な材料から成る前記請求の顧囲第1項記載のチップ ・キャリア装置。
- 前記条軟性財電体層手段は、ポリイミドフィルム のようなポリマ材料から成り、前配柔軟性器質体層 は、接着剤のようを材料を使用して予備焼成セラミ ック基根に貼着される前記請求の範囲第1項記載の チップ・キャリア装置。
- 前記录軟性財包体層手段は、予備焼成セラミック 表板手及に面接貼着される前配請求の範囲第1項記 載のチップ・キャリア契量。
- 前記予備挽成遊板手段の底表面上の貫通孔内に形 成される前記はんだのブラグは、それが取付けられ るポード上のチップ・キャリア装置を高くするよう に作用し、それによりチップ・キャリア装置とポー ドとの間に間隙を与え、最終アセンプリを容易化し、 作業をきれいにする前記請求の範囲第1項配数のチ ップ・キャリア鼓団。
- 6. 前記录軟性間電体層手設は、その上に取付けられ る半導体テップから前記予備铣成セラミック拡板手 設まで良好な熱伝導路を与える前記請求の範囲第1 項記載のチップ・キャリア装置。
- 7. 前記乘款性時間体雇手設は、半導体チップを取付 ける金属化上表面を具える前記請求の範囲第1項配

特表昭63-503261(2)

載のナップ・ヤヤリア鼓量。

8. 気密封止したパッケーツを与えるセラミックペースを有するテップ・キャリアをつくる方法であつて、レーザドリル及び海電性金属化により海電性資流孔配列を有する予備焼成セラミック基収からセラミックペースを形成し、資流孔を具える工程、

各々が導電性質強孔を具える事体により電気等体 配列を抽写し、電気メッキし、エッチングする工程、 等電性質強孔を運流するはんだによりブラグする工程、

前配セラミックペースの第2主装面を金属化し、 次いで、各々がはんだによりブラグした貧遠孔に接 続される導電性ランナにより、その上部主装面上で 外方に延びている複数の導電性ランナを抽写し、電 気メッキし、エッテングする工程、

前記セラミックペースの上部主表面上に、上表面を有する柔軟性誘電体層を取付け、その下方の導電性ランナ製量から熱製した半導体チップを取付ける工程、

前配乗軟性勝電体層は、学導体チップの電気的に 総験性ある取付けを与え、複数の導電性ランナ及び 各質適孔に対し気密對止を与えると同時に前記予備 焼成セラミック 基板の底袋面上にパッド配列インタフェースを形成するはんだによりブラグした 更通孔 に対し、その下方領域の使用を可能にし、それによって、チップ・キャリア 装置は等しく大きなパッド 配列密度を示す工程、

を具えるチップ・キャリアの製造法。

- 9. 柔軟性誘電体層を前配セラミックベースに取付ける工程は、前配条軟性誘電層をそこに接着剤により 贴着する工程を含む、前記請求の範囲第8項記載の テップ・ヤヤリアの製造法。
- 10. 的配柔軟性誘電体層を前配セラミックペースに貼 増する工程は、前配柔軟性誘電体層をそこに静液に よる被覆する工程を含む、前記請求の範囲第8項記 載のテップ・キャリアの製造法。

明 絋 書

超高密度パッド配列チップ・キャリア

発明の背景

本発明は、一般的にはチップ・キャリアに関するものであり、特にリードレス・チップ・キャリアに関する。

大規模条積回路テップの大きさの増大とともに、テ ップに作らなければならない入力及び出力接続の数も 相応して増加した。との傾向は、 2 列の平行を接続ビ ンを持つデュアル・イン・ライン形チップ・パッケー **ジより、より小さく高密度のリードレス・チップ・キ** ヤリアへの発展を促進した。一般的にリードレス・チ ップ・キャリアは、テップが搭収された基板をたは着 部を形成するアルミナのようなセラミック根を包含す るペッケージよりなる。リードレス・チップ・キャリ ア中の電気投統路(path)は、キャリアのセラミック 差部の↓面の各面に形成される外部接触ペッドに、チュ ップのリード級がみちびかれるのを可能にする。ある リードレス・チップ・キャリアは、キャリア匠面に形 成される接触パッドさえ含むととができ、チップの下 の領域も利用する。キャリアはまた、對入テップに対 する熱伝導路を提供しなければならず、意要を設計上

考慮すべき事例である。それからチップ・キャリアは音流、一般的にはより大きいプリント回路(PC)板とたはでラミック板上にチップ・キャリアの接触パッド上にチップを遊者音に(mirror)した対応接触パッド上にチップをかんたんに置くことにより表面取付けされる。電気のひ後域的接続は、それから、この一般的にはんだけのできない。このではいかっている。この単のはアップ・キャリアを返沈する(reflow)はんだによりなされる。この単のはアュアル・イン・ライン形パッケーツを板(ボード)に取付けるのより使わしさは少なく、より高密度の入力及び出力接続が達成されるのを可能にする。

しかしながら、リードでは、マップ・キャにはないに、リードでは、できないになったなった。ないになったが、マンによりなりになったが、できないにはない。ないでは、マック・サージを見ないでは、マックをは、アル・ナックをは、アル・ナックをは、アル・ナックをは、アル・ナックをは、アッをは、アッをは、アッをは

特表昭63-503261(3)

がしい場合にはこの熱サイクルは、チップ・キャリアが、その取付けられた根(ボード)より分離される原因となる。段計の他の局面と妥為する研究がかとこうなりードを最小にする方法を決定する研究がかとこれた。例えば、小さいセラミック・チップ・キャリアは、特には、大きいチップ・キャリアより熱サイクル。現域にかいて、より高い信頼度で動作することが知られている。それ故に、取付けセラミック・チップ・キャリアの全体的信頼度の改善を求めれば、設計者いっては明らかである。

サップ・キャリア用のある既知の装置は厚度技術を使用し、未焼成セラミック落板の表面上にスクリーン印刷の(screened-on)金属ペーストのパターンを形成する。このセラミック落板の貫通孔(スルー・ホールは深度ガラスー金属ペーストのは過去せで満たされる。下に重量な過去をル・ペーストのパターンで形成される。下に重量な扱続する。とのセラミック基板はモラミック層と放射では発展である。メイ取付けパッドより分離される。メイ取付けパッドより分離される。メイ取付けパッドより分離される。メイ取付けパッドより分離される。メイ取付けパッドより分離される。メイ取付けパッドより分離される。メイ取付けパッドの下方の中心部を使用するが、このような共通焼く。co-fired)テップ・キャリアに対し表現できる大き

されるチップ・キャリア製造は、共通換成層の必要を 旅去する2部分製造(two-part manufacturing)プロセ スを説明するものである。チップ・キャリア英俊の七 ラミツク表板または基部をはじめ、導電性ランナは、 両方の主面上に形成され、普通の客膜プロセス使用の 導色性質通孔により相互接続される。質過孔は、一面 より他面への相互接続路を提供するのみでなく、また、 ナップ・ヤヤリアをその最終取付け板(ポード)に相 互接続する足跡(footprint)、即ち、パッド配列を形 成する。関示されるチップ・キャリアのセラミック基 板上面には、柔軟を誘電体層が張付けられ、との層は 金属化上部層を有し、集積回路ナップを受け入れるダ イ取付けパッドを提供する。との条款を誘電体層は、 いくつかの重要を機能に役だつ。爲1K、とれは、チ ップ・キャリアのセラミック芸板上間に形成される電 気導体より集段回路チップもたはダイを組録する。第 2 に、とれは、メタライゼーション(全異化層)を付 着する適当な面を提供する。無るに、これは非常に得 く作られる故に、取付け集改図路チップとチップ・キ ヤリアのセラミック基部との間の熱伝導路を抑止しな い。そこで本発明は、そのような追加メタライセーシ ヨン・プロセス使用の結果として、広い電気導体をつ くる高価な共通焼成技術を利用せず、小さい高倍度の チップ・キャリア要臣もたはパッケージが製造される

さ及び密度は、追加的な共通競成プロセス自体化上り制限され、そのプロセス化かける印刷出来る最小事業体盤は 127 ミクロン (micrometers) またはミリインチ (millinches) であり、 208.2 ミクロン紹加與盟的な製作権である。 この制限は、共通競成法を用いて製作されるチップ・キャリアに対し、可能な大きさ及び密度を制限し、とれらはつぎに、信頼度及び原密にかけるさらに望ましい改善を抑制する。

ナップ・キャリアの総体的大きさ及び製造原価を輸小したから信頼度を改善するため、多くの他の製度が 投業されたが、これらは同時に各種及びその他会部の 制約を覚服するのに成功であるとは判明していない。 発明の何やな契約

本発明の目的は、前述の問題の設和のために使用で まるチップ・キャリア英世及び製造法を提供すること である。

本発明のさらに他の目的は、また、前述の問題を低原価で軽減する、チップ・キャリア整置及び製造法を提供することである。

本発明の1局面によれば、それを介して熱伝導路(path)を提供するとともに無数回路チップに取付け、 電気的に接続するチップ・キャリア塩量が提供され、 とれば、より高密度パッケージ製造方法の提供により、 40多の大きさ及び原価の縮小を達成する。ととに開示

のを可能にする。

本発明の製量及び方法にもとづく典型的なチップ・ キャリア・パッケージは、次に添付の図面及び配送に 関連して説明されるであろう。

図面の簡単な説明

第1図(s)(s)は、技術的に既知の状態のチップ・キャリアの嶽路図を示す。

第2図(a)~(t)は、セラミンク基板を処理するため本 発明により説明される実施例を実行する可能カプロセ ス暦序を図示する。

第3図(a)(b)は、本発明のセラミック基板に乗款を絶 機層を結合する前に、2次プロセスの利用によりその 乗款な関電体層の実施例を実行する可能なプロセス順 序を図示する。

第4回は、本発明にもとづきチップ・キャリア毎世を形成のため、第2回に図示される1次プロセスにもとづき作成されるセラミック基板と第3回の2次プロセスにより作成される乗数な跨電体層の結合を図示する。

第5回は、ポンド・ワイヤで接続される取付け半導体チップを有する第4回のチップ・キャリアの上面図を図示する。

解 6 図は、本発明と同一構造及び結果を遊成のため、 第 2 図の 1 次プロセスにもとづき作成されるセラミッ

特表昭63-503261(4)

夕志板、及びそれに付着される異なる 2 次プロセスを 利用する条款な額電体層を使用する本発明の他の実施 例を図示する。

辞無以明

すて図面を参照するに、第1図(a)は技術的に既知の ナップ・キャリアを示す側面略図を図示する。

第1図(b)は、第1図(a)のチップ・キャリア製置の透 初図上面図を図示し、半導体チップがその上に取付け られている。

例では 1 次プロセスは、第 2 図に図示され、貫通孔配 列を有するように開孔されるアルミナ基板 200 よりた るセラミツク層を製作する。第2回のステップ(工程) を参照のとと。其通孔は既知のレーザ・ドリル加工技 術により形成されるものであろう。 鮮 2 図のステップ bに進めば、普通の異型メタライセーション技術を使 用し、第1金属化層 202 がアルミナ基板 200 の装配に 加えられる。祭2図のステップェに進めば、貫通孔と ともに金属化表面はそこで光学描写(photodelineated) され、飼,ニッケル,及び金で電気めつきされ、それ からエッチングされ、それぞれの導電性資連孔に電気 的に投続したまとになつている各導電体 204 を形成す る。第2図ステツブ d では、アルミナ基板 200 の貫通 孔ははんだにより栓(plug)をされる。とのステップ は、はんだによるプラグ(後) 208 を形成し、最終テッ プ・キャリア英優に対する表面取付け相互接続点とと もに潜接密封を与えるのに役立つ。清掃作類の後に第 2 図のステップ c に返み、第 2 金属 化層 208 がアルミ ナ 基根 200 に加えられる。 第2回のステップ 1 で、 と の第2金属化局 208 は同様に先学指写され、電気めつ きされ、エッチングされ、貧遠孔のはんだによるブラ グ(役) 206 と相互接続する別個の導電体 210 を形成す

本発明の好ましい実施例によれば、柔軟な財電層を

第1図(i)(は区別示されるチップ・キャリア装置は、本発明の智量でかなり詳細に示され、前に列挙した金部の欠点を受けるい。即ち、これは、必然的にテップ・キャリア装置の最少可能な大きさを制限する高価な共通院成技術を使用し、ついでその技術は、単価は勿論のとと信頼度に影響する。

さて、本発明の改良されたチップ・キャリア装置の 好ましい実施例に戻り(第2回及び第3回に図示のプロセスを利用する)、その結果として第4回、第5回 に図示の改良ナップ・キャリア装置となる。この実施

つくる2次ブロセスは第3図に図示される。第3図の ステップ a は、 Dupont の登録商標 kapion として知られ るポリイミド・フィルムのようなポリマーてつくられ る柔軟な跡電休屋 300 で開始する。との誘電休屋 300 は、さた、金属化周302を有する。次に、第3図のス テップトに進み、一般的に大きいシーッとして処理さ れるこの訪気体層 300 社、つぎに、図示されるように 必要な角形スリップ 304 に分割される。 第4 図を参照 するに、弟3図のプロセスによりつくられる金属化さ れた柔軟な跨電体ポリイミド・フィルムのスリップ804 は、第2四のブロセスにより前につくられたアルミナ 基根 200 に強りつけられる。柔軟な器電体スリップ804 は、接着剤 402 により適当な位置に保持され、その接 着剤はアクリル接着剤でよい。柔軟性誘電体スリップ 304 の金属化上面層 302 は、半導体チップを旅潜させ るように準備される。第5図を参照するに、第4図に 開示されたチップ・キャリア装置の透視図の上面図が 図示され、単導体チップ 502 が金属化誘電体スリップ 304 に取付けられた後に、そのチップへの相互接続の ためポンド・ワイヤが使用される。

結果として本発明の好ましい実施例は40多の大きさの額小に直接貢献する改藝された信頼度を有するチップ・キャリア装置を提供する。さらに、そのコストは、 高温度、共通鏡紋技術を使用して製作される既知のチ

特表昭63-503261(5)

ツブ・キャリア転量と比較すれば、略々切る低下され た。高温度,共通姚成技術を用い製作されるテップ・ キャリアは、 127 ミクロンより 203.2 ミクロン範囲の 導電体偏を遊成できるのみであるから、これらの改替 は以前には不可能であつたが、本発明にもとづくテッ・ ブ・キャリア楽量は 127 ミクロン以下のタイン解の遠 政が可能である。かくて、超高密度チップ・キャリア 実現に必要とされる以上の大きを精度は、高温度共通 焼成技術に関連する不正確による制約を克服する意気 メッキ・レーザ加工孔のハンダによるブラグ(枠)の使 用を可能にした。さらに其空メタタイセーション(金 異化)技術はあらゆるステップで都合よく使用され、 セラミック基板基部の表面に取付けられる財産体層と の衝突を避けるのに十分なだけ外方に延びている幅の 狭い導電体を実現した:最初に、既知の実空メタライ ゼーション(金属化)技術を用い金属を蒸潜し、次に 足跡または導電体パターンを光学措写し、それから、 レーザ加工の貫通孔を含み望せしいパターシに銅。ニ ツケル,及び金を電気メッキし、最後に、望ましくた い金属を除去し、プロセスを完了する。金属化時間体 層もまた安定な材料性質を有し、勝覧体層として有利 に使用されるのを可能とする。群いシートの形でも、 とれは、1面ではセラミックにはられ、他面では金虫 化度にはられるととが出来る物質を提供し、しかも誘

電体の性質を十分に保持する。

第8回を参照するに、本発明の他の実施例が図示さ れ、これは、会員化上間層 602 を存する海剤被覆の条 軟な砂電体層 600 を有し、それに、第2 図の1 次プロ セス・メテップにもとづき数作されたセラミック・ア ルミナお板 200 がはりつけられるが、この場合は層800 は、投着剤の使用なしで直接にはりつけられる。館の 図に図示されるチップ・キャリア委員及び第4図に図 示されるものも共に良好な扱着性を示すが、これは、 着しくはんだとぶにより無明されないセラミック・ア ルミナ基根 200 の平滑な上段面によるものである。第 8 図の構造にもとづく他の利点は(第4図と同様に) はんだによるプラグ(盤) 206 の付加的高さによりセラ ミック・アルミナ芸板 200 がその取付け板(ポード) よりの高さが高いことは、第1回回に図示される既知 の従来技術では見られなかつたことである。そとで本 発明は、より小さなより高田皮のチップ・キャリア装 量を達成するのみならず、チップ・キャリアが収(ぉ ード)の表面に取付ける時に行なわれる電気的接続の 信頼度を維持し改善する。

要約すると、超高密度テップ・キャリア整置は、高価な、高温度、共通競点技術を要せずに、改善されしかも小さい簡素化したチップ・キャリアのの製作を可能にした。

さらに本発明のチップ・キャリア製造は高値を組み立て技術を除去したのみならず、より小さいより高密度のチップ・キャリアを選成するため、既知の薄膜技術と関連し、条款を静電体層のいくつかの材料特性を有効に利用し、既知の徒来技術の限界を克服した。

本発明のチップ・キャルア整置は十分に多くの付寄和点を開示しているが、多数の変更や修正が普森技術者には明白であると考えられる。それ故に上述の発明の型式は、たんに好きしい典型的な実施例であるが、型式・構造・部品の配置にかいて行なわれる変化は、上述の発明の範囲からはづれるものではない。





Fig. 2

--- 1次 プロセス --













子ig. 3 -2次プロセス - 302 全度 300 上版中から勝電体 いか 割





補正書の翻訳文提出書(特許法第184条7の第1項)

明中 44年,年十月 新

特許庁長官 小川 邦 央 股

1. 特許出顧の表示

国際出取番号 PCT/US86/02814

2.発明の名称

超高密度バッド配列チップキャリア

3. 存許出 取人

生 所 アメリカ合衆国イリノイ州 60196,シヤンパーグ、 イースト・アルゴンクイン・ロード、1303 番

名 称 モトローラ・インコーポレーテッド

代表者 ラウナー・ピンセント ジョセフ

国 籍 アメリカ合衆国

4.代 理 人

住 所 東京都豊島区南長崎 2 丁目 5 番 2 号

氏名 (7139) 弁理士 玉 蟲 久五島

5. 補正事の提出年月日

1987年第月期日

6. 弥付書類の目録

(1) 補正書の翻訳文

1 通

- 2 (特正) 前記単一の子保挽成セラミック基板手段は、アルミナのような材料から成る前配請求の範囲第1項記載のチップ・ヤヤリア基盤。
- 3. (福正) 前配単一の柔軟性制電体層手段は、ポリイミドフィルムから成り、前配単一の柔軟性)関係体層は、接着剤のよう左材料を使用して予備焼成セラミック基板に貼着される前配請求の範囲第1項記載のチップ・キャリア整備。
- (福正) 前記単一の柔軟性誘電体層手段は、子 備幾成セラミツク基板手段に直接貼着される前記請 求の範囲第1項記載のチップ・キャリア映量。
- 5. (補正)前記単一の予保拠成基板手段の座表面上の責強孔内に形成される前記はんだのブラグは、それが取付けられるボード上のテップ・キャリア装置を高くするように作用し、それによりテップ・キャリア装置とボードとの間に間隙を与え、最終アセップリを容易にし、作業をきれいにする前記請求の起題第1項記載のテップ・キャリア装置。
- も、(裾正) 前紀単一の条軟性誘電休磨手段は、その上に取付けられる半導体チップから前記単一の予備焼成セラミック遊板手段まで良好な熱伝導路を与える前記請求の範囲第1項記載のチップ・キャリア扱置。
- 7. (補正) 前記単一の柔軟性誘電体磨手段は、半

特表昭63-503261 (7)

場体テップを取付ける金銭化上表面を具える前記請求の範囲第1項記載のチップ・キャリア装置。

8. (福正) 気密剣止したパッケージを与えるセラミックペースを有するテップ・キャリアをつくる方法でもつて、

レーザドリルにより導電性質遠孔配列を具えるよ りに上部主要面及び下部主要面を有する単一の予備 競成セラミック基板からセラミックペースを形成し 等電性金属化を下部主要面に適用し、質通孔を具え る工程、

各々が海電性貫通孔に結合されるランナにより海 電性性ランナの配列を描写し、電気メンキし、エッ チングする工程、

導電性食通孔を選続するはんだにより実質的にそれを介して上部表面以外をプラグする工程、

前記セラミックペースの上部主表面を金属化し、 次いで、各々がはんだによりプラグした資通孔に姿 続される導電性ランナにより、その上部主殺面上で 外方に延びている複数の導電性ランナを指写し、電 気メッキし、エッチングする工程、

前記セラミックペースの上記主表面上に、上部表 図を有する柔軟性誘電体層を貼着し、その下方の導 電性ランナ製量から絶縁した半導体チップを取付け る工程、

医脉搏变电管

PCT/US86/02814 1. ELABOPPEATION OF BURNEY WATTER (I broad plants are not lead to the common of the co Description Co. 381/40n, 403-6, 408, 414; 29/832, 845, 832-3; 357/75, 80, 84; 174/327P, 68.5 M, DOCUMENTO SEMBNISHED TO BE ASSEVANT IN COMPANY COMMAND OF DECEMBER, IS NOT ASSESSED AS INC. US, A, 4,446,477 (CURRUR, ET AL) 1 May 1984 Same the entire document. DZ, A. 26,571,313 (SIZPENS) 22 June 1979 See the abstract 1-3, 5, 8, 10 US, A, 3,868,724 (PERKENC) 25 February 1975 Sae column 2, lines 1-10 and column 3, lines 52-60 4. 9 US, A, 4,437,109 (AMTHERY, ET AL) 13 Morch 1984 See abstract, lines 5-8 1. 6 US, A, 3,838,984 (CRAME, ET AL) 1 October 1974 | See column 4, lines 3-6 lı, 8 175, A. 4,336,551 (PUTTO, IT AL) 22 June 1982 1, 8 "Y" have decembed published after the thicomothers filling date of priority date and not no confine with the application has good to understand the processing with the application has prod to understand the processing or brown purposes the To following all particular informatic the phones becomes Ship pale

Ship which my throw devices as proofly districts or
which is ship to unfablish the production data of shipper
charters or prior special results for a satisfied. 1 0 APR 1987

前記录軟性誘電体層は、半導体チップの電気的に 絶縁性ある取付けを与え、複数の導電性タンナ及び、 各貫通孔に対し気密対止を与えると同時に前記子偏 焼成セラミック務板の底表面上にペッド配列インタ フェースを形成するはんだによりプラグした貫通孔 に対し、その下方領域の使用を可能にし、それによ つて、チップ・キャリア模型は若しく大きなペッド 配列密度を示す工程、

を具えるチップ・キャリアの製造法。

特表昭63-503261(8)

第1頁の銃き

優先権主張

愛1986年9月2日頸米国(US)Ф902819

四発 明 者 シャーボフ,ジョン

アメリカ合衆国フロリダ州33065, コーラス・スプリングス, ェ ヌ・ダブリユー・サーテイサード・ストリート, 12126番